DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

12104562

Basic Patent (No, Kind, Date): JP 6267988 A2 19940922 < No. of Patents: 012> METHOD OF MANUFACTURING SEMICONDUCTOR CIRCUIT (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): CHIYOU KOUYUU; TAKAYAMA TORU; TAKEMURA YASUHIKO

IPC: *H01L-021/336; H01L-029/784; H01L-021/20

CA Abstract No: 122(22)279854N Derwent WPI Acc No: C 94-345081 JAPIO Reference No: 180673E000031 Language of Document: Japanese

Patent Family:

| Patent No | Kind | Date A | Applic No | Kind | Date | | |
|--------------|------|------------|-----------|----------|------|----------|---------|
| CN 1099519 | Α | 19950301 | CN 9 | 4104267 | Α | 19940312 | 2 |
| CN 1244039 | Α | 20000209 | CN 9 | 9110391 | Α | 19990716 | |
| CN 1255733 | Α | 20000607 | 7 CN 9 | 9126727 | Α | 19991211 | |
| CN 1328340 | Α | 20011226 | CN 2 | 00111663 | 3 A | 20010412 | |
| JP 6267988 | A2 | 19940922 | JP 937 | 9004 | Α | 19930312 | (BASIC) |
| JP 6318701 | A2 | 19941115 | JP 946 | 57982 | Α | 19940311 | . , |
| JP 200125096 | 1 A2 | 20010914 | JP 200 | 128077 | Α | 20010205 | |
| JP 200126758 | 7 A2 | 20010928 | JP 200 | 129728 | Α | 20010206 | |
| KR 171437 | B | 1 19990330 | KR 9 | 44934 | Α | 19940312 | |
| US 5569610 | Α | 19961029 | US 20 | 7185 | Α | 19940308 | |
| US 5614733 | Α | 19970325 | US 35 | 4502 | Α | 19941212 | |
| US 5783468 | Α | 19980721 | US 63 | 0628 | Α | 19960410 | |
| | | | | | | | |

Priority Data (No,Kind,Date):

JP 9379004 A 19930312

JP 9379005 A 19930312

JP 9467982 A 19940311

JP 200128077 A 20010205

JP 200129728 A 20010206

US 354502 A 19941212 US 207185 A3 19940308

US 630628 A 19960410

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 04646801

SEMICONDUCTOR CIRCUIT AND ITS MANUFACTURE

PUB. NO.:

06-318701 [JP 6318701 A]

PUBLISHED:

November 15, 1994 (19941115)

INVENTOR(s): CHIYOU KOUYUU

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

06-067982 [JP 9467982]

FILED:

March 11, 1994 (19940311)

INTL CLASS:

[5] H01L-029/784; G02F-001/1343; G02F-001/136; H01L-021/20;

H01L-021/265; H01L-021/324; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

ABSTRACT

PURPOSE: To make low-leakage and high-speed compatible by forming a lowleakage FET in an area containing fewer catalytic elements and a high-speed TFT in another area containing more catalytic elements.

CONSTITUTION: After depositing an amorphous silicon film 23 on a silicon oxide film 22 formed on a substrate 21, an area 25 in which Ni is contained at a rate of 1X10(sup 15)cm(sup -3) to 1X10(sup 18)cm(sup -3) is formed by selectively implanting Ni ions into the film 23. After annealing the substrate 21, the formed area is crystallized by irradiating the area with a laser beam. Then a silicon oxide film 27 is formed as a gate insulating film after forming island-like silicon areas 26a and 26b. In addition, Al-gate electrodes 28a, 28b, and 28c and oxide layers 29a, 29b, and 29c are formed. Moreover, after forming an N-type impurity area 30a and P-type impurity areas 30b and 30c, the areas are activated by using a laser annealing method. Successively, picture element electrodes 32 are formed after forming a silicon oxide film 31 and electrode wiring 33a, 33b, 33c, 33d, and 33e are formed.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-318701

(43)公開日 平成6年(1994)11月15日


| (51)Int.Cl. ⁵ H 0 1 L 29/784 | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 | | |
|--|---------------------------------|--|-----------------|---|-----------------------|--------------|--|--|
| G 0 2 F 1/1343 1/136 | 5 0 0 | 9017-2K 9119-2K 9056-4M 8617-4M 審査請求 | H01L 未請求 請求功 | 21/ 265 | 311 A B (全 7 頁) | 最終頁に続く | | |
| (21)出願番号 | 特顯平6-67982 | | (71)出願人 | 000153878 | | | | |
| (22)出顧日 | 平成6年(1994)3月 | 11日 | (72)発明者 | 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 張 宏勇 | | | | |
| | 特願平5-79005 平 5 (1993) 3 月12日 | I | (10)10)14 | 神奈川県厚木 導体エネルギ | 株式会社半 | | | |
| (33)優先権主張国 | 日本(JP) | | (72)発明者 | 高山 徹 | | | | |
| | | | | 神奈川県厚木 | 市長谷398番地 一研究所内 | 株式会社半 | | |
| | | | (72)発明者 | 1115 | + E () 000 T U | Id. 5. 4. 4. | | |
| | | | | 神奈川県厚木 | 市長谷398番地 一研究所内 | 株式会社半 | | |
| | | | | | | | | |

(54)【発明の名称】 半導体回路およびその作製方法

(57)【要約】

【目的】 薄膜トランジスタ(TFT)の回路において、低リーク電流のTFTと高速動作が可能なTFTを有する半導体回路およびそのような回路を作製するための方法を提供する。

【構成】 アモルファスシリコン膜に密着して触媒元素を有する物質を選択的に形成し、もしくはアモルファスシリコン膜中に触媒元素を選択的に導入し、このアモルファスシリコン膜にレーザーもしくはそれと同等な強光を照射することによって結晶化させる。そして、触媒元素の少ない結晶シリコン領域をアクティブマトリクス回路の画案回路に使用されるTFTに、触媒元素の多い結晶シリコン領域を周辺駆動回路に使用されるTFTに用いる。



【特許請求の範囲】

【請求項1】 基板上に、形成されたモノリシックアク ティブマトリクス回路において、周辺駆動回路の薄膜ト ランジスタの活性領域は1×10¹⁵~1×10¹⁹ c m⁻³ の濃度の触媒元素を有し、前記マトリクス領域の薄膜ト ランジスタの活性領域の触媒元素の濃度は、前記周辺駆 動回路の薄膜トランジスタの活性領域の濃度よりも低い ことを特徴とする半導体回路。

【請求項2】 請求項1において、周辺駆動回路の薄膜 トランジスタの活性領域中の触媒元素の濃度は1×10 ¹⁶~5×10¹⁷ c m⁻³であることを特徴とする半導体回 路。

【請求項3】 請求項1において、マトリクス領域の薄 膜トランジスタの活性領域の触媒元素の濃度は1×10 ¹⁵ c m⁻³未満であることを特徴とする半導体回路。

【請求項4】 請求項1において、触媒元素は、ニッケ ル、鉄、コバルト、白金の少なくとも 1 つであることを 特徴とする半導体回路。

【請求項5】 請求項1において、触媒元素の濃度は、 2次イオン質量分析法によって、得られた最小値で定義 20 されることを特徴とする半導体回路。

【請求項6】 基板上に、形成された複数の薄膜トラン ジスタを有する半導体回路において、薄膜トランジスタ の活性領域中の触媒元素の濃度がもっとも大きなもの と、最も小さなものとの比が10倍以上であることを特 徴とする半導体回路。

【請求項7】 アモルファス状態のシリコン膜およびそ れに密着して触媒元素を有する物質を選択的に形成する 第1の工程と、

照射することによって結晶化を促進せしめる第2の工程 と、を有することを特徴とする半導体回路の作製方法。

【請求項8】 アモルファス状態のシリコン膜に選択的 に触媒元素を導入する第1の工程と、

前記シリコン膜にレーザーもしくはそれと同等な強光を 照射することによって結晶化を促進せしめる第2の工程 と、を有することを特徴とする半導体回路の作製方法。

【発明の詳細な説明】

[0001]

FT) とその作製方法、およびこれを複数個有する半導 体回路とその作製方法に関するものである。本発明によ って作製される薄膜トランジスタは、ガラス等の絶縁基 板上、単結晶シリコン等の半導体基板上、いずれにも形 成される。特に本発明は、モノリシック型アクティブマ トリクス回路(液晶ディスプレー等に使用される)のよ うに、低速動作のマトリクス回路と、それを駆動する高 速動作の周辺回路を有する半導体回路において効果を発 揮する。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層 (活性領域ともいう) を有する絶縁ゲイト型の半導体装 置の研究がなされている。特に、薄膜状の絶縁ゲイトト ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱 心に研究されている。これらは、透明な絶縁基板上に形 成され、マトリクス構造を有する液晶等の表示装置にお いて、各画素の制御用に利用することや駆動回路に利用 することが目的であり、利用する半導体の材料・結晶状 態によって、アモルファスシリコンTFTや結晶性シリ コンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移 動度は小さく、したがって、高速動作が要求されるTF Tには利用できない。そこで、最近では、より高性能な 回路を作製するため結晶性シリコンTFTの研究・開発 が進められている。

【0004】結晶半導体は、アモルファス半導体よりも 電界移動度が大きく、したがって、高速動作が可能であ る。結晶性シリコンでは、NMOSのTFTだけでな く、PMOSのTFTも同様に得られるのでCMOS回 路を形成することが可能で、例えば、アクティブマトリ クス方式の液晶表示装置においては、アクティブマトリ クス部分のみならず、周辺回路 (ドライバー等)をもC MOSの結晶性TFTで構成する、いわゆるモノリシッ ク構造を有するものが知られている。

[0005]

【発明が解決しようとする課題】図3には、液晶ディス プレーに用いられるモノリシックアクティブマトリクス 回路のブロック図を示す。 基板 7 上には周辺ドライバー 回路として、列デコーダー1、行デコーダー2が設けら 前記シリコン膜にレーザーもしくはそれと同等な強光を 30 れ、また、マトリクス領域3にはトランジスタとキャパ シタからなる画素回路4が形成され、マトリクス領域と 周辺回路とは、配線5、6によって接続される。周辺回 路に用いるTFTは高速動作が、また、画素回路に用い るTFTは低リーク電流が要求される。それらの特性は 物理的に矛盾するものであるが、同一基板上に同時に形 成することが求められていた。

【0006】しかしながら、同一プロセスで作製したT FTは全て同じ様な特性を示す。例えば、熱的なアニー ルによって作製された結晶シリコンを用いたTFT、マ 【産業上の利用分野】本発明は、薄膜トランジスタ(T 40 トリクス領域のTFTも周辺駆動回路領域のTFTも同 じ様な特性であり、画素回路に使用できる低リーク電流 と、周辺駆動回路に使用できる高移動度という特性を両 立させることは困難であった。また、熱的なアニールと 選択的なレーザー照射による結晶化(レーザーアニー ル)という手段を併用することによって上記の困難を解 決することも可能である。この場合には、熱アニールに よるTFTをマトリクス領域に、レーザーアニールによ るTFTを周辺駆動回路領域に利用できるが、レーザー 結晶化によって結晶化したシリコンの結晶性は極めて均

50 一性が低く、特に無欠陥が要求される周辺駆動回路に用

いることは難しかった。本発明はこのような困難な課題 に対して解答を与えんとするものである。

[0007]

【課題を解決するための手段】本発明者の研究の結果、 実質的にアモルファス状態のシリコン被膜に微量の触媒 材料を添加することによって結晶化を促進させ、結晶化 温度を低下させ、結晶化時間を短縮できることが明らか になった。触媒材料としては、ニッケル (Ni)、鉄 (Fe)、コバルト(Co)、白金(Pt)の単体、も には、これらの触媒元素を有する被膜、粒子、クラスタ 一等をアモルファスシリコンに密着させ、あるいはイオ ン注入法等の方法によってアモルファスシリコン膜中に これらの触媒元素を導入し、その後、これを適当な温 度、典型的には580℃以下の温度で、また、8時間以 内の熱アニールによって結晶化させることができる。

【0008】これら触媒元素を被膜状に形成する場合に おいては、触媒元素濃度は十分に低いことから、膜厚は 極めて薄いものとなる。このような被膜の形成方法とし ては、スパッタリング、真空蒸着等の真空装置を用いる 20 方法の他に、スピンコーティング法、ディップ(浸漬) 法のような大気圧中でおこなれる方法も簡便で生産性が 高い。この場合には、触媒元素を含有する酢酸塩、硝酸 塩、有機酸塩等を適当な溶媒に溶かして、適切な濃度に 調整したものを用いればよい。

【0009】当然のことであるが、アニール温度が高い ほど結晶化時間は短いという関係がある。また、ニッケ ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度 が低く、結晶化時間が短いという関係がある。本発明人 らのうちの少なくとも1つの元素の濃度が1×10¹⁷c m^{-3} またはそれ以上、好ましくは $5 \times 10^{18} \ c \ m^{-3}$ 以上 存在することが必要であることがわかった。

【0010】しかし、上記触媒材料はいずれもシリコン にとっては好ましくない材料であるので、できるだけそ の濃度が低いことが望まれる。本発明人は、これらの触 媒物質を有する被膜をレーザーもしくはそれと同等な強 光によって照射することによって、熱平衡的な結晶化に 必要な触媒元素の濃度よりもはるかに少量、典型的には した。

【0011】具体的には、これらの触媒元素の濃度を、 $1 \times 10^{15} \sim 1 \times 10^{19} \text{ cm}^{-3}$ 、好ましくは 1×10^{16} \sim $5 \times 10^{17} \, \mathrm{cm}^{-3}$ とし、これに適当なエネルギーのレ ーザーもしくはそれと同等な強光を照射することによっ て結晶化を促進できる。 レーザーもしくはそれと同等な 強光のエネルギー密度は、照射される光源の波長、パル ス幅、アモルファスシリコン(もしくは結晶性シリコ ン)の膜の温度等に依存する。例えば、アモルファスシ

350℃とすると、より少量の触媒元素濃度で結晶化を 達成することができた。

【0012】本発明では、上記の触媒材料による結晶化 の特徴を生かして、アモルファスシリコン膜を形成し て、触媒元素を有する材料を密着させ、あるいは混入さ せ、ついでレーザーもしくはそれと同等な強光を照射す ることによって結晶化したシリコン膜を得る。この際 に、基板上の一部に選択的に触媒元素を有する材料を密 着させ、あるいは混入させ、ついでレーザーもしくはそ しくはそれらの珪化物等の化合物が適している。具体的 10 れと同等な強光を照射すること、あるいはレーザーもし くはそれと同等な強光を走査させることによって結晶性 の異なるシリコン膜を同一基板上に形成することもでき る。また、レーザー照射前に、350~650℃、好ま しくは400~550℃で1~24時間、好ましくは2 ~8時間程度、予備的なアニールをおこなってもよい。 【0013】かくすることにより、結晶化の程度を向上 せしめることが可能であり、また、熱的なアニールだけ では除去できない結晶粒界の障壁を弱め、粒界に残存す るアモルファス成分をも結晶化させることができた。ま た、このような方法を採用する場合には、熱的なアニー ルによる結晶化の度合いが低くても、その後のレーザー 照射によって完全な結晶化を成就することができるの で、使用される触媒元素の濃度を低下せしめることがで きる。

【0014】本発明においては、レーザー等の照射前の 予備的なアニールの有無に関わらず、触媒元素の添加さ れた領域の結晶性は、その後のレーザー等の照射によっ て、触媒元素の少ない領域よりも向上する。しかも、得 られるTFTの特性は、従来の一般的なレーザーアニー の研究では、熱平衡的に結晶化を進行させるには、これ 30 ν (アモルファスシリコン膜のレーザー照射)法による ものに比較すると、同じ程度、もしくはそれ以上の特性 であった。さらにレーザー等のエネルギーを通常のレー ザーアニールに比較して低めに抑えることにより、この ような特性が安定して得られた。 一方、触媒元素の添 加されていない領域でもレーザー照射によって結晶化が 成就されたが、この場合もレーザー等のエネルギーを通 常のレーザーアニールに比較して低めに抑えることによ り、特性が安定して得られた。

【0015】このような特長を利用すれば、触媒元素の 1/10以下で著しい結晶成長が得られることを見いだ 40 少ない領域をアクティブマトリクス回路の画素回路等の 低リークTFTに用い、触媒元素の多い領域を周辺駆動 回路等の高速TFTとして用いることが可能である。こ の結果、低リーク電流と高速動作という矛盾するトラン ジスタを有する回路を同一基板上に同時に形成すること もできる。

【0016】本発明では、低リーク電流が要求されるT FTを形成する部分の触媒元素の濃度は、高速TFTを 形成する部分の触媒元素の濃度よりも小さいことが要求 されるが、それに加えて、両者の差をより明確にするた リコンの温度は100 \sim 450 $^{\circ}$ 、好ましくは250 \sim 50 めには、また、よりリーク電流を低下させるためには、

低リーク電流が要求されるTFTの活性領域の触媒元素 の濃度は $1 \times 10^{15} \text{ cm}^{-3}$ 未満であることが望まれる。 以下に実施例を用いて、より詳細に本発明を説明する。 【0017】 [実施例1] 図1に本実施例の作製工程 の断面図を示す。まず、基板(コーニング7059)1 0上にスパッタリング法によって厚さ2000Aの酸化 珪素の下地膜11を形成した。さらに、プラズマCVD 法によって、厚さ500~1500Å、例えば500Å の真性(1型)のアモルファスシリコン膜12を堆積し た。連続して、スパッタリング法によって、ニッケルを 10 レーザー (波長248nm、パルス幅20nsec) を 1×10¹⁸ c m⁻³含むシリコン膜(厚さ5~200Å、 例えば50Å) 13を図に示すように選択的に形成し た。このニッケル膜13の形成にはリフトオフ法を用い た。なお、スパッタリング法の代わりに、スピンコーテ ィング法を用いてもよい。 (図1 (A))

【0018】次に、アモルファスシリコン膜12に全面 にレーザー光を照射して、結晶化をおこなった。レーザ ーとしてはKrFエキシマーレーザー (波長248n m、パルス幅20nsec)を用いたが、その他のレー ザー、例えば、XeFエキシマーレーザー(波長353 20 I (D)) nm)、XeClエキシマーレーザー(波長308n m)、ArFエキシマーレーザー (波長193nm) 等 を用いてもよい。レーザーのエネルギー密度は、200 ~500mJ/cm²、例えば350mJ/cm²と し、1か所につき2~10ショット、例えば2ショット 照射した。レーザー照射時に、基板を100~450 ℃、例えば、300℃に加熱した。この結果、アモルフ ァスシリコン膜は全面的に結晶化したが、珪化ニッケル 膜13の下方のシリコン膜12aではニッケルが結晶化 りも結晶性が良好であった。 (図1 (B))

【0019】このようにして得られたシリコン膜をフォ トリソグラフィー法によってパターニングし、島状シリ コン領域14a(周辺駆動回路領域)および14b(マ トリクス領域)を形成した。さらに、スパッタリング法 によって厚さ1000Åの酸化珪素膜15をゲイト絶縁 膜として堆積した。スパッタリングには、ターゲットと して酸化珪素を用い、スパッタリング時の基板温度は2 00~400℃、例えば350℃、スパッタリング雰囲 気は酸素とアルゴンで、アルゴン/酸素=0~0.5、 40 の断面図を示す。基板(コーニング7059)21上 例えばO. 1以下とした。引き続いて、減圧CVD法に よって、厚さ3000~8000Å、例えば6000Å のシリコン膜(0.1~2%の燐を含む)を堆積した。 なお、この酸化珪素15とシリコン膜の成膜工程は連続 的におこなうことが望ましい。そして、シリコン膜をパ ターニングして、ゲイト電極16a、16b、16cを 形成した。(図1 (C))

【0020】次に、プラズマドーピング法によって、シ リコン領域にゲイト電極をマスクとして不純物 (燐およ

フィン (PH3) およびジボラン (B2 H6) を用い、 前者の場合は、加速電圧を60~90kV、例えば80 k V、後者の場合は、40~80k V、例えば65k V とした。ドーズ量は1×10¹⁵~8×10¹⁵cm⁻²、例 えば、燐を 2×10^{15} c m⁻²、ホウ素を 5×10^{15} とし た。この結果、N型の不純物領域17a、P型の不純物 領域17bおよび17cが形成された。

【0021】その後、レーザーアニールによって、不純 物を活性化させた。レーザーとしてはKrFエキシマー 用いたが、その他のレーザー、例えば、XeFエキシマ ーレーザー(波長353nm)、XeClエキシマーレ ーザー (波長308nm)、ArFエキシマーレーザー (波長193nm) 等を用いてもよい。レーザーのエネ ルギー密度は、200~400mJ/cm²、例えば2 50mJ/cm² とし、1か所につき2~10ショッ ト、例えば2ショット照射した。レーザー照射時に、基 板を100~450℃、例えば、250℃に加熱した。 こうして不純物領域17a~17cを活性化した。(図

【0022】続いて、厚さ6000Aの酸化珪素膜18 を層間絶縁物としてプラズマCVD法によって形成し、 さらに、スパッタリング法によって厚さ500~100 O Å、例えば800 Åのインジウム錫酸化膜 (ITO) を形成し、これをパターニングして画素電極19を形成 した。次に層間絶縁物にコンタクトホールを形成して、 金属材料、例えば、窒化チタンとアルミニウムの多層膜 によって周辺駆動回路TFTの電極・配線20a、20 b、20c、マトリクス画素回路TFTの電極・配線2 を促進させたので、その他の領域のシリコン膜 $1\ 2\ b$ よ $30\ 0\ d$ 、 $2\ 0\ e$ を形成した。最後に、1気圧の水素雰囲気 で350℃、30分のアニールをおこなった。以上の工 程によって半導体回路が完成した。 (図1 (E))

【0023】本実施例で得られたTFTの活性領域に含 まれるニッケルの濃度を2次イオン質量分析(SIM S) 法によって分析したところ、周辺駆動回路領域のT FTからは $1 \times 10^{17} \sim 5 \times 10^{17} \text{ c m}^{-3}$ の=ッケル が、また、画素回路のTFTからは測定限界(1×10 16 c m⁻³) 以下のニッケルが検出された。

【0024】〔実施例2〕 図2に本実施例の作製工程 に、スパッタリング法によって、厚さ2000Aの酸化 珪素膜22を形成した。次に、プラズマCVD法によっ て、厚さ200~1500Å、例えば500Åのアモル ファスシリコン膜23を堆積した。そして、アモルファ スシリコン膜23をフォトレジスト24でマスクして、 イオン注入法によって選択的にニッケルイオンを注入 し、ニッケルが1×10¹⁵~1×10¹⁸ c m⁻³、例え ば、 $5 \times 10^{16} \, \mathrm{cm}^{-3}$ だけ含まれるような領域2.5を作 製した。この領域25の深さは200~500Åとし、 びホウ素)を注入した。ドーピングガスとして、フォス 50 加速エネルギーはそれに合わせて最適なものを選択し

た。本実施例のようにイオン注入法を用いることは、実 施例1に比べてニッケルの濃度を制御する上で有利であ った。(図2(A))

【0025】次に、基板を窒素雰囲気中で350~65 0℃、好ましくは400~550℃、例えば500℃、 2時間のアニールをおこなった。この結果、ニッケルの ドープされた領域では予備的に結晶化が進行した。その 後、アモルファスシリコン膜23の全面に選択的にレー ザー光を照射して、その領域の結晶化をおこなった。レ nm、パルス幅20nsec)を用いた。レーザーのエ ネルギー密度は、200~500mJ/cm²、例えば 350mJ/cm² とし、1か所につき2~10ショッ ト、例えば2ショット照射した。レーザー照射時に、基 板を100~450℃、例えば350℃に加熱した。こ の結果、シリコン膜が結晶化したが、ニッケルの注入さ れた領域23aの方が、そうでない領域23bよりも結 晶性が良好であった。(図2(B)) 【0026】その後、このシリコン膜をパターニングし

び26 b (マトリクス画素回路領域)を形成した。さら に、テトラ・エトキシ・シラン (Si (OC 2 H5) 4 、TEOS) と酸素を原料として、プラズマ CVD法によってTFTのゲイト絶縁膜として、厚さ1 000Åの酸化珪素27を形成した。原料には、上記ガ スに加えて、トリクロロエチレン (C2 HCl3) を用 いた。成膜前にチャンバーに酸素を400SCСM流 し、基板温度300℃、全圧5Pa、RFパワー150 Wでプラズマを発生させ、この状態を10分保った。そ 5SCCM、トリクロロエチレンを2SCCMを導入し て、酸化珪素膜の成膜をおこなった。基板温度、RFパ ワー、全圧は、それぞれ300℃、75W、5Paであ った。成膜完了後、チャンバーに100Torrの水素

を導入し、350℃で35分の水素アニールをおこなっ

た。

【0027】引き続いて、スパッタリング法によって、 厚さ6000~8000Å、例えば6000Åのアルミ ニウム膜(2%のシリコンを含む)を堆積した。アルミ リブテンでもよい。なお、この酸化珪素27とアルミニ ウム膜の成膜工程は連続的におこなうことが望ましい。 そして、アルミニウム膜をパターニングして、TFTの ゲイト電極28a、28b、28cを形成した。さら に、このアルミニウム配線の表面を陽極酸化して、表面 に酸化物層29a、29b、29cを形成した。陽極酸 化は、酒石酸の1~5%エチレングリコール溶液中でお こなった。得られた酸化物層の厚さは2000Åであっ た。(図2(C))

リコン領域に不純物(燐)を注入した。ドーピングガス として、フォスフィン(PH3)を用い、加速電圧を6 $0\sim90\,k\,V$ 、例えば $80\,k\,V$ とした。ドーズ量は $1\, imes$ 10^{15} $\sim 8 \times 10^{15}$ c m⁻²、例えば、 2×10^{15} c m⁻² とした。このようにしてN型の不純物領域30aを形成 した。さらに、今度は左側のTFT(Nチャネル型TF T)をフォトレジストでマスクして、再び、プラズマド ーピング法で右側の周辺回路領域TFT(PチャネルT FT) およびマトリクス領域TFTのシリコン領域に不 ーザーとしてはKrFエキシマーレーザー(波長 2 4 8 10 純物(ホウ素)を注入した。ドーピングガスとして、ジ ボラン (B2 H6) を用い、加速電圧を50~80k V、例えば6.5~k~Vとした。ドーズ量は $1 imes 1~0^{15} \! \sim \! 8$ imes10 15 c m $^{-2}$ 、例えば、先に注入された燐より多い 5 ×10¹⁵ c m⁻²とした。このようにしてP型の不純物領 域30b、30cを形成した。

【0029】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー(波長248nm、パルス幅20nse c) を用いた。レーザーのエネルギー密度は、200~ て、島状シリコン領域 2.6~a (周辺駆動回路領域)およ $20-4.0~\mathrm{Om}~\mathrm{J/c\,m^2}$ 、例えば $2.5~\mathrm{Om}~\mathrm{J/c\,m^2}$ とし、 1か所につき2~10ショット、例えば2ショット照射 した。(図2(D))

【0030】続いて、層間絶縁物として厚さ2000A の酸化珪素膜 3.1をTEOSを原料とするプラズマCVD法によって形成し、さらに、スパッタリング法によっ て、厚さ500~1000Å、例えば800Åのインジ ウム錫酸化膜(ITO)を堆積した。そして、これをエ ッチングして画素電極32を形成した。さらに、層間絶 縁物31ににコンタクトホールを形成して、金属材料、 の後、チャンバーに酸素300SCCM、TEOSを1 30 例えば、窒化チタンとアルミニウムの多層膜によって周 辺ドライバー回路TFTのソース、ドレイン電極・配線 33a、33b、33cおよび画素回路TFTの電極・ 配線33d、33eを形成した。以上の工程によって半 導体回路が完成した。(図2(E))

【0031】作製された半導体回路において、周辺ドラ イバー回路領域のTFTの特性は従来のレーザー結晶化 によって作製されたものとは何ら劣るところはなかっ た。例えば、本実施例によって作成したシフトレジスタ は、ドレイン電圧15Vで11MHz、17Vで16M ニウムの代わりにタンタル、タングステン、チタン、モ 40 Hzの動作を確認できた。また、信頼性の試験において も従来のものとの差を見出せなかった。さらに、マトリ クス領域のTFT(画素回路)の特性に関しては、リー ク電流は10⁻¹³ A以下であった。

[0032]

【発明の効果】本発明によって、例えば、上記実施例に 示した如く、同一基板上に、高速動作が可能なTFTと 低リーク電流を特徴とするTFTを形成することができ た。これを液晶ディスプレーに応用した場合には、量産 性の向上と特性の改善が図られる。もちろん、どちらか 【0028】次に、プラズマドーピング法によって、シ50 一方の特長を示すTFTのみを1枚の基板上に形成する

9

ことも可能である。このように本発明は工業上有益な発明である。

【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。

【図2】 実施例2の作製工程断面図を示す。


【図3】 モノリシック型アクティブマトリクス回路の構成例を示す。

【符号の説明】


10・・・基板

11・・・下地絶縁膜(酸化珪素)

【図1】



【図3】



10

12・・・アモルファスシリコン膜

13・・・ニッケルを含むシリコン膜

14・・・島状シリコン領域

15・・・ゲイト絶縁膜(酸化珪素)

16・・・ゲイト電極 (燐ドープされたシリコン)

17・・・ソース、ドレイン領域


18・・・層間絶縁物(酸化珪素)

19・・・画素電極 (ITO)

20・・・金属配線・電極(窒化チタン/アルミニウ

10 厶)

【図2】



フロントページの続き

| (51) Int. CI. ⁵ | 識別記号 | | 庁内整理番号 | FI | | | | 技術表示簡所 |
|----------------------------|------|--------|---------|------|-------|-------|---|--------|
| H01L 21, | /20 | 8122-4 | 8122-4M | | | | | 及州农小面別 |
| 21, | /265 | | | | | | | |
| 21, | /324 | Z | 8617-4M | | | | | |
| 21, | /336 | | | | | | | |
| | | | 9056-4M | H01L | 29/78 | 3 1 1 | Υ | |